# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

59-020027

(43) Date of publication of application: 01.02.1984

(51)Int.CI.

G06F 3/00

(21)Application number: 57-

(71)Applicant: TOSHIBA CORP

130591

(22)Date of filing:

27.07.1982 (72)Inventor: IWAHASHI HIROSHI


**ASANO MASAMICHI** 

## (54) SEMICONDUCTOR DEVICE

## (57)Abstract:

PURPOSE: To reduce a momentary peak current and attain a high response speed, by delaying and operating plural output buffers at an output time and stopping plural buffers simultaneously as an operation stop time.

CONSTITUTION: When a control signal S is (0), data are outputted from output buffers 281W28n. In this case, delay means are provided for the purpose of preventing buffers 281W28n from being turned on simultaneously. This delay means is MOSFET36 connected to a control line 38 on the input side of the



signal S. In this MOSFET36, the delay time of the transmission of the signal S for the change of the signal S from (1) to (0) is longer than that for the change from (0) to (1). Consequently, since data are not outputted simultaneously from buffers 281W28n to an external bus, the peak current is not abnormally high. The reason why the transmission time for the change of the signal S from level (0) to level (1) and that from level (1) to level (0) are made different from each other is because the output time is made different when outputs are outputted from output buffers to an external bus 30 and the response speed is made higher when outputs are not outputted.

### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

### 政 1.9 5 粉

特許法第17条の2の規定による補正の掲載

昭和 51 年特許願第 130591 号(特勝昭 59-2002? 号。昭和 50 年 2 月 1日 発行 公開特許公報 59-201 号掲載)につ いては特許法第17条の2の規定による補正があっ たので下記のとおり掲載する。 6 (1)

Int. CI. '	認別記号	庁内盤理番号
G06F 1/00		K - 7230 - 5B
•		

爭 統 初正 實

**承成元年** 6月12日

特許序長官 吉 田 文 穀 取

1. 事件の投承

特顧昭57-130591号

2. 発明の名称

温化装置

3. 緒正をする右

堪件との競攝 特許出願人

(187) 株式会社 東芝

4. 代 四 人

東京都千代田区頭が関3 7 日 7 酉 2 号 〒100 概証 03 (502) 3181 (大代表)

(5847) 开建北 邦 以 既

5. 自身杨正

6. 帕匠の対象

明 知 告

7. 絵正の内容



#### 2、 保許請求の範囲

(1) 無種国路内のデークを外部に出力するために使用される日力電子に接続され、0°デークを出力する時末ン状態に設定される複数の第1トランジスク群及び"1°データを出力する時末ン状態に設定される複数の第2トランジスク群と、これら複数の第1トランジスク群のトランジスクが、オンする時期に適宜の差をつける第1の手段とを見聞した事を特徴とする事態体質数。

② 原記 関数の第1トランジスタ群あるいは 前記 複数の第2トランジスタ群のトランジスタの オフする時期をは使用時期をする第2の手段を異 帰したことを特徴とする特許等での範囲第1項に 記載の半専件数量。

図 何足容」の平数は、前足第1のトラング スタ群のトラングスタ本もいは前記第2のトラン クスタ群のトランジスタのゲートにデータが監建 される時間に選をつける房廷手換であることを特 版とする特許数求の範囲第1項あるいは第2項に 記載の単写体装置。

白雕人代理人 奔走士 鈴江政彦

<del>-1-</del>

19819359- 20027(4)

かいては複数の出力パッファを選ぶさせて動作でき、さた動作停止時には複数の出力パッファを同時に停止させるととができる。 従って誤時ピーク は流を減少させると共に、他の課題からのパスタインへのアータ 出力を返くできるため、 見答 夏楽の選いサイクココンピュータシステム
毎の牛塚体配置が過失できるものである。

#### 4. 圏図の簡単な説明

第1 図は後来のCPTの出力バッファ図路図、 第2 図は本発明の一実施例を説明するための包 路図、第3 図は本発明の他の裏越剣を説明する ための同路段、第4 図は何回数の一部幹部回路 図、第5 図は同回路の動作を示す借号波形図で まる

まる…内部パス、まき, ~まき。… 出力パックテ、まか…外部パス、まき…信号遅延用トランジスタ。

#### 出额人代理人 介翅士 蛤 江 欧 莎

